※ 引述《qhir (普通人的老婆)》之銘言： : 最近面試幾家小driver ic 豬屎屋， : 感覺面試的數位主管都對非同步設計不熟， : 不是不知道async. FIFO 不會overflow / underflow, : 就是不知道同步時即使data是穩定的， : 但control signal 仍然要處理， : 而且不能一次2-bit或2-bit以上….. : 如果driver ic內部需要處理非同步， : 真替那兩家公司的未來感到擔憂…… : 是那些公司主管的問題？ : 還是driver ic真的不需要處理非同步也能賺錢？ 數位ic幾乎沒有非同步設計 除非妳很懶 低速邏輯用wire一直連 不過看起來你是指傳輸端 不過也很好解 因為都有crc機制 不管傳錯還是你取錯 reset完就叫對方重傳就好^^ -- ※ 發信站: 批踢踢實業坊(ptt-site.org.tw), 來自: 101.136.187.167 (臺灣) ※ 文章網址: https://ptt-site.org.tw/Tech_Job/M.1681975198.A.F17 ※ 編輯: dakkk (101.136.187.167 臺灣), 04/20/2023 15:20:37